(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-85310

(43)公開日 平成11年(1999) 3月30日

(51) Int.Cl.6 G06F 1/10 識別記号

 \mathbf{F} I

G06F

330A

H03K 5/151

H03K 5/15

1/04

С

審査請求 有 請求項の数12 OL (全 17 頁)

(21)出願番号

(22)出願日

特願平9-244893

平成9年(1997)9月10日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 柴山 充文

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 ▲柳▼川 信

(54) 【発明の名称】 クロック信号分配回路

(57) 【要約】

【課題】 大規模集積回路上 に低スキュー でかつ高速な クロック 信号を分配可能 なクロック 信号分配回路 を提供 する。

【解決手段】 グローバルクロック 信号を生成するグロ ーバルクロック 生成回路 1をLSI上の設置し、平行に かつ互いに逆方向となるように LSI上に周回させた 2 重のグローバルクロック 分配回路 2によって LSI上に グローバルクロック 信号を分配する。グローバルクロッ ク分配回路 2によって 伝達される 2つのクロック 信号各 々の遷移時点の中間の時点を基準にローカルクロック 生 成回路 4-(i+1), 4-(i+2), 4-j, 4-(k+1), 4-(1+1) でローカルクロック 信号を 発生させ、そのローカルクロック 信号をローカルクロッ ク分配回路 5-(i+1), 5-(i+2), 5-i, 5-(k+1), 5-(1+1)で分配する。



【特許請求 の範囲】

【請求項1】 外部から入力される基準クロック信号に基づいてグローバルクロック 信号を生成するグローバルクロック 信号を生成するグローバルクロック生成手段と、前記グローバルクロック 生成手段で生成された前記グローバルクロック 信号を大規模集積回路内に分配しかつ互いに逆方向となるように前記大規模集積回路内に二重ループ状に配置されたグローバルクロック分配手段と、前記グローバルクロック 分配手段によって分配される2つのグローバルクロック 信号を生成するローカルクロック 生成手段と、前記ローカルクロック生成手段で生成された前記ローカルクロック 合号を自手段の近傍領域に分配するローカルクロック 分配手段とを有することを特徴とするクロック信号分配回路。

【請求項 2 】 前記 グローバルクロック 分配手段は、互いに逆方向に伝達される前記グローバルクロック 信号を保持する第1及び第2のクロックバッファ からなる複数のクロックバッファ 対と、隣接 する前記第1のクロックバッファ同士を接続する第1の配線と、前記第1の配線に平行に配設されかつ隣接する前記第2のクロックバッファ同士を接続する第2の配線とを含むことを特徴とする請求項1記載のクロック信号分配回路。

【請求項 3 】 前記複数 のクロックバッファ 対は、前記 大規模集積回路内 で全て等間隔 にレイアウト されかつ等 長の前記第 1 及び第 2 の配線 で接続されるようにしたことを特徴とする請求項 2 記載のクロック 信号分配回路。

【請求項4】 前記ローカルクロック 生成手段は、前記 グローバルクロック 信号の遅延量を外部信号に応じて可 変自在としかつ同一構成の第1及び第2の可変遅延手段 と、前記第1及び第2の可変遅延手段 で遅延されたクロック信号と当該クロック信号とは逆方向から伝達される グローバルクロック 信号との位相を比較する位相比較手段と、前記位相比較手段 の比較結果に基づいて前記第1及び第2の可変遅延手段 における遅延量を可変制御する制御手段とを含み、前記制御手段 の制御によって前記グローバルクロック 分配手段が互いに逆方向から分配する 2つのグローバルクロック 信号各々の位相の中間位相をもつローカルクロック 信号を生成するよう 構成したことを特徴とする請求項1から請求項3のいずれか記載のクロック信号分配回路。

【請求項 5 】 前記位相比較手段 は、前記第 1 及び第 2 の可変遅延手段 で遅延されたクロック 信号と当該クロック信号とは逆方向から伝達されるグローバルクロック 信号とを夫々分周 する第 1 及び第 2 の分周手段 を含み、前記第 1 及び第 2 の可変遅延手段 で遅延されたクロック 信号と当該クロック 信号とは逆方向から伝達されるグローバルクロック 信号との位相差が入力のサイクル 時間の 2 分の 1 よりも 大きい場合でも動作自在としたことを 特徴とする請求項 4 記載のクロック 信号分配回路。

【請求項6】 前記ローカルクロック生成手段は、前記

グローバルクロック 信号の遅延量を外部信号に応じて可変自在としかつ同一構成の第1及び第2の可変遅延手段と、当該クロック信号とは逆方向から伝達されるグローバルクロック信号を予め設定された所定遅延量だけ遅延する第1及び第2の固定遅延手段と、前記第1及び第2の可変遅延手段で遅延されたクロック信号と前記第1及び第2の固定遅延手段で遅延されたクロック信号との位

2

相を比較する位相比較手段と、前記位相比較手段の比較結果に基づいて前記第1及び第2の可変遅延手段における遅延量を可変制御する制御手段とを含み、前記制御手段の制御によって前記グローバルクロック分配手段が互いに逆方向から分配する2つのグローバルクロック信号

各々の位相の中間位相よりも前記所定遅延量だけ遅延された位相をもつローカルクロック信号を生成するよう構成したことを特徴とする請求項1から請求項3のいずれか記載のクロック信号分配回路。

【請求項7】 前記位相比較手段 は、前記第1及び第2の可変遅延手段で遅延されたクロック信号と前記第1及び第2の固定遅延手段で遅延されたクロック信号とを夫々分周する第1及び第2の分周手段を含み、前記第1及び第2の可変遅延手段で遅延されたクロック信号と前記第1及び第2の固定遅延手段で遅延されたクロック信号との位相差が入力のサイクル時間の2分の1よりも大きい場合でも動作自在としたことを特徴とする請求項6記載のクロック信号分配回路。

【請求項 8 】 前記 ローカルクロック 分配手段 は、前記 ローカルクロック 生成手段 で生成 された前記ローカルクロック 信号を分配するクロックツリー 回路を含むことを特徴とする請求項 1 から請求項 7 のいずれか 記載のクロック信号分配回路。

【請求項 9】 前記 ローカルクロック 分配手段は、前記 ローカルクロック 生成手段で生成された前記ローカルクロック信号を分配するクロックツリー 回路と、前記ローカルクロック 信号と前記クロックツリー 回路から帰還されるクロック 信号との位相差をなくす遅延同期ループ回路とを含むことを特徴とする請求項 1 から請求項 7 のいずれか記載のクロック信号分配回路。

【請求項10】 前記ローカルクロック 分配手段 は、前 記ローカルクロック 生成手段 で生成された前記ローカル 40 クロック信号を分配するクロックツリー 回路と、前記ローカルクロック 信号と前記クロックツリー 回路から帰還されるクロック 信号との位相差をなくす位相同期ループ 回路とを含むことを特徴とする請求項1から請求項6のいずれか記載のクロック信号分配回路。

【請求項11】 前記ローカルクロック 生成手段及び前記ローカルクロック 分配手段は、前記大規模集積回路 を構成する複数の回路ブロック各々に配設されたことを特徴とする請求項1から請求項10のいずれか記載のクロック信号分配回路。

50 【請求項12】 前記複数の回路ブロックは、各々固有

の電源電圧及 びクロック 周波数 を持つことを 特徴とする 請求項 1 1 記載のクロック 信号分配回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はクロック信号分配回路に関し、特に大規模集積回路上に高速かつ位相ずれが少ないクロック信号を分配する回路に関する。

[0002]

【従来の技術】大規模集積回路(以下、LSIとする)がますます大規模化し、その動作周波数が増加するにつれて、LSI上に分配されたクロック信号間の相対的な位相ずれ、いわゆるクロックスキューが大きな問題となっている。同期式LSIはLSIの各部がクロック信号によって同時にタイミングを与えられることを前提に設計されて動作するため、クロックスキューの存在は同期式LSIの動作周波数の上限を制限し、その結果、性能を低下させてしまう。

【0003】従来、クロックスキューを低減する技術として、クロックバッファ及びクロック配線をツリー状に構成したクロックツリー方式が知られている。このクロック信号分配回路は、図15に示すように、クロックツリーの各階層において同一のクロックバッファ111を使用し、かつ負荷容量や配線抵抗が同一になるように設計レイアウトを行うことによって、クロックツリーの入力端から各出力端までのクロック伝播経路の遅延を同一とする。これによって、各出力端間におけるクロック信号の位相差は相対的に小さくなり、クロックスキューを低減することが期待できる。

【0004】しかしながら、上述したクロックツリー方式においてはクロックツリーの各経路の条件を揃えるために設計レイアウトにおいて多大な制限が生じ、かつ実際には他回路とのレイアウト配置の関係や制約によって、全ての経路の条件を揃えることは困難である。

【0005】また、条件を揃えるためにクロックツリー上に挿入されるダミーのクロックバッファ 112や配線が消費電力や回路面積を増大させるという問題もある。さらに、クロックツリー方式は各クロック分配経路を設計レイアウト時に均等化することによる静的なスキュー補償なので、デバイスばらつきや温度変動、及び電源電圧変動等を原因とするクロックスキューを補償することはできない。また、LSIが微細化するにつれて、他配線とのカップリングの影響も無視できなくなっており、それを設計レイアウト時に補償するのは困難である。

【0006】一方、別の技術としては、全てのクロック分配先を短絡し、それを巨大なクロックバッファで駆動する巨大バッファ方式が知られる。このクロック信号分配回路においては、図16に示すように、各クロック分配先間が短絡されていることから、クロック分配先間でクロックスキューを補償しあう効果が期待できる。

【0007】しかしながら、上述した巨大バッファ方式 50 ロックバッファ 及び配線 から構成されるクロック 分配手

4

においては、クロック分配先全てを同時に遷移させるために巨大なクロックバッファ 121と低抵抗すなわち幅広のクロック配線122とを必要とする。そのため、消費電力やレイアウト面積が大きく、特に将来の大規模なLSIにおける1GHz以上の高速なクロック分配に対する適用は困難である。

【0008】また、クロック信号の位相補償を設計時ではなく、動作時に動的に行うものとして、クロック伝送路を2重リング状または折り返して配置し、各クロックの配先でこれら伝送路で伝送される2つのクロック信号の位相差を基にクロック信号を動的に生成し、近傍に分配する方法がある。この方法については、特開平8-54957号公報や特開平9-134226号公報に開示されている。

[0009]

【発明が解決しようとする課題】上述した従来のクロック信号分配回路では、動作時に動的にクロックの位相補償を行うので、デバイスばらつきや温度変動、及び電源電圧変動等を原因とするクロックスキューの補償も可能20である。

【0010】しかしながら、LSI内の配線は配線断面積が微小なために配線抵抗が大きく、LSI内全体に渡るような長配線によって高速なクロック信号を伝送させることは困難であるので、特に将来の 0.1μ m以下の微細プロセスによる大規模LSIにおいて1GHz以上の高速なクロック分配に上記のような技術を適用することは極めて困難である。

【 0 0 1 1 】 そこで、本発明の目的は上記の問題点を解消し、LSI上に低スキュー でかつ高速なクロックを分 30 配することができる クロック信号分配回路 を提供することにある。

[0012]

【課題を解決するための手段】本発明によるクロック信号の日間では、外部から入力される基準クロック信号に基づいてグローバルクロック信号を生成するグローバルクロック生成手段と、前記グローバルクロック生成手段で生成された前記グローバルクロック信号を大規模集積回路内に分配しかつ互いに逆方向となるように前記大規模集積回路内に二重ループ状に配置されたグローバルクロック分配手段と、前記グローバルクロック分配手段によって分配される2つのグローバルクロック信号を生成するローカルクロック生成手段と、前記ローカルクロック生成手段で生成された前記ローカルクロック信号を自手段の近傍領域に分配するローカルクロック分配手段とを備えている。

【0013】すなわち、本発明のクロック信号分配回路は、LSI上の任意箇所に設置したグローバルクロック生成手段によってグローバルクロック信号を生成し、クロックがいファ及び配線から構成されるクロック分配手

段を2重かつ平行に互いに逆方向にLSI上に周回させたグローバルクロック 分配手段によって、LSI上にグローバルクロック 信号を分配させる。

【0014】このグローバルクロック 分配手段を構成する2重のクロック 分配手段によって伝達される2つのクロック信号の夫々の遷移時点の中間の時点を基準にローカルクロック信号を発生させるローカルクロック 生成手段をグローバルクロック 分配手段の任意箇所に複数接続し、このローカルクロック 生成手段にその近傍にローカルクロック 信号を分配するローカルクロック 分配手段を接続する。

【0015】また、グローバルクロック 分配手段を構成する2重のクロック 分配手段は平行かつ逆方向に設置しているため、2重のクロック 分配手段によって伝達される2つのクロック信号の遷移時刻の中間の時刻はグローバルクロック 分配手段上の位置によらず同一である。

【0016】この中間の時刻を基準にしてローカルクロック発生手段がその近傍へ分配するローカルクロック 信号を独自に発生し、ローカルクロック 分配手段がそのローカルクロック 信号を自手段の近傍に分配することによって、デバイスばらつきや温度変動、及び電源電圧変動等の影響を補償することが可能であり、LSI全域に低スキューでクロックを分配することができる。

【0017】また、グローバルクロック 分配手段 はクロックバッファ により 分割されているので、高速なクロックの分配を可能にし、配線間 カップリング やノイズの影響を減少させることができる。

[0018]

【発明の実施の形態】次に、本発明の実施例について図面を参照して説明する。図1は本発明の一実施例によるクロック信号分配回路の構成を示すブロック図である。図において、本発明の一実施例によるクロック信号分配回路はグローバルクロック生成回路1と、グローバルクロック分配回路2と、複数のクロックバッファ対3ーm($m=1, 2, \dots, i+1, i+2, \dots, j, j+1, \dots, k, k+1, k+2, \dots, 1+1)と、複数のローカルクロック 生成回路4ーmと、複数のローカルクロック分配回路5-mとから構成されている。$

【0019】グローバルクロック 生成回路 1 はLS I (図中の回路を全て含む回路) の外部より入力される基準クロック 信号に基づいて グローバルクロック 信号を生成する。グローバルクロック 分配回路 2 はグローバルクロック生成回路 1 に接続されかつグローバルクロック 生成回路 1 で生成されたグローバルクロック 信号を分配する。

【0020】複数のクロックバッファ 対3-mは2つのクロックバッファ 30-m, 31-mを隣接してレイアウトすることで構成されている。これら2つのクロックバッファ30-m, 31-m各々は互いに平行にレイアウトされかつグローバルクロック分配回路1に接続され

た2本のグローバルクロック 配線100によって接続され、2重にかつ 互いに逆向きのループ状のクロック 伝達回路を形成している。

6

【0021】複数のローカルクロック 生成回路 4-m各々はグローバルクロック 分配回路 2の任意箇所に接続されかつグローバルクロック 分配回路 2によって分配されるグローバルクロック 信号に基づいてローカルクロック信号を生成する。ローカルクロック 分配回路 5-m各々はローカルクロック 生成回路 4-mに接続されかつローカルクロック 生成回路 4-mで生成されたローカルクロック信号をその近傍に分配する。

【0022】2重にかつ互いに逆向きのループ状のクロック伝達回路各々の入力端2a,2bは隣接してレイアウトされるか、互いに等長な配線によってグローバルクロック生成回路1に接続されることで、同位相のグローバルクロック信号が2つのクロック伝達回路に入力され、LSI上においてグローバルクロック信号を互いに逆方向に分配する。

【0023】ローカルクロック 生成回路 4 - m及びロー 20 カルクロック 分配回路 5 - mはLSIを構成する複数の 回路ブロック(図示せず)に対応して配設されている。 ローカルクロック 生成回路 4 - mはグローバルクロック 分配回路 2によって 伝達される 2 つのグローバルクロック 信号を入力とし、2 つのグローバルクロック 信号を入力とし、2 つのグローバルクロック 信号を生成し、ローカルクロック 分配回路 5 - mによって各々に対応する回路ブロック内にローカルクロック 信号を分配する。

【0024】図2は図1のグローバルクロック 分配回路 30 2の動作を示す図であり、図3は図1のグローバルクロック分配回路2の動作を示すタイミングチャートである。これら図2及び図3を参照してグローバルクロック分配回路2の動作について説明する。

【0025】グローバルクロック 分配回路 2は同一のクロックバッファ 30 - m, 31 - mによって構成されるクロックバッファ 対3 - mが平行にレイアウト されたグローバルクロック 配線 100 によって接続された構成であるため、任意の2 - 0 -

【0026】例えば、クロックバッファ 対3-1, 3-(1+1)間の伝搬遅延はその方向によらず等しく、その伝搬遅延をT1とする。同様に、クロックバッファ 対3-(1-1), 3-1間の伝搬遅延をT2、クロックバッファ対3-i, 3-(i+1)間の伝搬遅延をTi, 3-i間の伝搬遅延をTi, 3-i間の伝搬遅延をTi, 3-i間の伝搬遅延をTi, 3-i0の伝搬遅延をTi0の公グッファ 対3-2, 3-11の伝搬遅延をTi1、クロックバッファ 対3-11、クロックバッファ 対3-11、3-11の伝搬遅延をT11、クロックバッファ 対3-11、3-11の伝搬遅延をT11 をする。

【0027】このとき、グローバルクロック 分配回路 2 50 を構成する 2つのクロック 伝搬回路の入力端 2 a, 2 b

から各々の出力端 2c 、 2d までの伝搬遅延は等しく、 $T=T1+T2+\cdot\cdot\cdot+Ti+T(i+1)$ + $\cdot\cdot\cdot+T(n-1)+Tn$ で表される。

【0028】図3は入力端2a,2bにグローバルクロック生成回路1から入力されるグローバルクロック 信号

のある立上り遷移の時刻をT0とした時のタイミングチャートである。入力端 2a, 2bにおいてT0で立上り遷移したクロック信号が、グローバルクロック 分配回路 2によって互いに逆向きに分配され、クロック信号 C 1, C 2 としてクロックドライバ対 3 - (1+1) に到着する時刻を夫々T a 1, T b 1 とすると、

8

$$Ta 1 = T 0$$

T b 1 = T 0 + T 1 + T 2 +
$$\cdot \cdot \cdot$$
 + T i + T (i + 1)
+ $\cdot \cdot \cdot$ + T (n - 1) + T n

である。

10 1, C2の遷移時刻の中間の時刻Tm1は、

【0029】従って、分配された2つのクロック信号C

$$Tm 1 = (|Ta 1 + Tb 1|) / 2$$

= $[2T0 + T1 + T2 + \cdot \cdot \cdot + Ti + T(i+1) + \cdot \cdot \cdot + T(n-1) + Tn] / 2$

= T 0 + T / 2

である。

【0030】同様に、あるクロックドライバ対3-i に、入力端2a, 2bにおいてT0で立上り遷移したク

T a
$$i = T 0 + T 1 + T 2 + \cdot \cdot \cdot + T i$$

T b $i = T 0 + T n + T (n - 1) + \cdot \cdot \cdot + T (i + 1)$

である。

1, C2の遷移時刻の中間の時刻Tmiは、

【0031】したがって、この2つのクロック信号C

$$Tm i = 1 (|Ta i + Tb i|) / 2$$

= $(2T0+T1+T2+\cdots+T(n-1)+Tn) / 2$
= $T0+T/2 となる。$

【0032】すなわち、どのクロックバッファ対3-mにおいても、グローバルクロック 分配回路 2によって互いに逆向きに分配される2つのクロック信号C1, C2の遷移時刻の中間の時刻はT0+T/2で一定である。この性質は、クロックバッファ対3-mを同一のクロックドライバで構成し、クロックバッファ対3-m間を接続する2本のグローバルクロック 配線100を平行にレイアウトすることで、グローバルクロック 分配回路 2を構成する任意の2つのクロックドライバ間のクロック信号の伝搬遅延がその伝搬方向によらず同一とするならば、その伝搬遅延量やクロックバッファ対3-mのレイアウト配置関係、デバイス特性等によらず成立する。

【0033】図4は図1のローカルクロック 生成回路 4 ーmの構成例を示すブロック図である。ローカルクロック生成回路 4 ーmは2つの可変遅延回路 6,7と、位相比較回路 8と、制御回路 9とから構成されている。

【0034】ローカルクロック 生成回路 4 - mは上記のクロック 信号 C1, C2 によって、クロック 信号 C1, C2 の遷移の中間の時刻を基準にローカルクロック 信号を動的に生成する。

したがって 可変遅延回路 6,7の遅延量 を制御する。これら可変遅延回路 6,7と位相比較回路 8と制御回路 9とによって 遅延同期 ループが形成されている。

【0036】直列接続された2つの可変遅延回路6,730 の前段の可変遅延回路6の出力を出力CLKoとする。入力CLKeにはグローバルクロック分配回路2によって分配される2つのクロック信号C1,C2のうちの位相の進んでいる方が、入力CLK1には位相の遅れている方が夫々入力される。

【0037】直列に接続された2つの可変遅延回路6,7は入力CLKeに入力されたクロック信号を遅延させる。位相比較回路8はこの遅延されたクロック信号と入力CLK1に入力されたクロック信号との位相比較を行い、その比較結果を制御回路9に出力する。

【0038】制御回路9は位相比較回路8の比較結果に基づいて、位相比較回路8に入力される2つのクロック信号の位相差をなくすように2つの可変遅延回路6,7の遅延量を変更する。位相比較回路8の2つの入力の位相差が0となった状況では2つの可変遅延回路6,7が同じ遅延量を持つため、出力CLKoには入力CLKe及び入力CLK1に入力されたクロック信号の遷移時刻の中間の時刻で遷移する信号が得られる。すなわち、グローバルクロック分配回路2によって分配される2つのクロック信号C1,C2の夫々の位相の中間の位相を持つない。な信息が出去のよりに出去されて

【0039】例えば、入力CLKeに入力されるクロック信号の位相を ϕ 1、入力CLK1に入力されるクロック信号の位相を ϕ 2= ϕ 1+ Δ ϕ 、可変遅延回路 6, 7の遅延量をXとした時、位相比較回路 8に入力される2つのクロック信号の位相差が0になると、

 $\phi 1 + 2 \cdot X = \phi 2$

 $= \phi 1 + \Delta \phi$

が成り立つ。

【0040】この時、 $X = \Delta \phi / 2$ であり、出力CLK oには入力CLK e 及び入力CLK1に入力されるクロック信号C1,C2の中間の位相(ϕ $1 + \Delta \phi / 2$)をもつクロック信号が出力される。これはクロック信号C1,C2間の位相差 $\Delta \phi$ の大きさに依存しない。すなわち、ローカルクロック 生成回路 4 - mはグローバルクロック分配回路 2 に接続する位置によらず、全てのローカルクロック生成回路 4 - mで同位相のクロック信号を生成することが可能となる。

【0041】図5は図1のローカルクロック 生成回路 4 -mの他の構成例を示すブロック 図である。ローカルクロック生成回路 4-mの他の構成例では2つの固定遅延回路 10, 11 を配設した以外は図4に示す構成例と同様の構成となっており、同一構成要素には同一符号を付してある。

【0042】ローカルクロック 生成回路 4 - mの他の構成例では図4に示すローカルクロック 生成回路 4 - mにおいて、入力CLK1に入力されるクロック信号を2つ直列に接続した固定遅延回路10,11を通して位相比較回路8に入力する。2つの固定遅延回路10,11は可変遅延回路6,7の最小遅延量が0でない時に、固定遅延回路10,11の遅延量を可変遅延回路6,7の最小遅延量と同一にすることで、その最小遅延を補償する。

【0044】 ローカルクロック 生成回路 4-mの他の構成例において、可変遅延回路 6, 7の遅延量 Xが X $0 \le X \le T / 2$ である時、固定遅延回路 10, 11 の遅延量をX 0 とすることで、ローカルクロック 生成回路 4-mをグローバルクロック 分配回路 2 の任意の位置に接続することが可能となる。

【0045】例えば、入力CLKeに入力されるクロック信号の位相を $\phi1$ 、入力CLK1に入力されるクロッ

ク信号の位相を ϕ 2 = ϕ 1 + Δ ϕ 、可変遅延回路 6, 7 の遅延量をXとした時、位相比較回路 8に入力される 2 つのクロック信号の位相差が0になると、

10

 $\phi \ 1 + 2 \cdot X = \phi \ 2 + 2 \cdot X \ 0$ = $\phi \ 1 + \Delta \phi + 2 \cdot X \ 0$

が成り立つ。

【0047】図6は図4の可変遅延回路6の構成例を示す図である。図において、可変遅延回路6はインバータ61~67とNAND(否定論理積)ゲート68~90とから構成されている。尚、可変遅延回路7も可変遅延回路6と同様の構成となっている。

【0049】入力D1~D7に入力される信号全てが "1"の時、この可変遅延回路6は最小遅延を提供す 30 る。NANDゲート68~90の遅延量をdとすると、 入力INから入力された信号はNANDゲート76,8 3を通過して出力OUTに出力され、その遅延は2dで ある。

【0050】入力D1に入力される信号を"0"、入力 $D2\sim D7$ に入力される信号を"1"とすると、入力INから入力された信号はNANDゲート68, 77, 84, 83を通過して出力OUTに出力される。この時の遅延は4dである。

【0051】同様にして、入力 $D1\sim D7$ に入力される 40 信号を全て"0"にすると、入力INから出力OUTまでの遅延時間は16 dとなる。すなわち、入力 $D1\sim D7$ に入力される信号の値によって2 dから16 dまでの2 d単位の遅延を提供することができる。制御回路 9 は入力 $D1\sim D7$ に入力される信号を制御することによって、可変遅延回路 6 の遅延量の制御を行う。また、制御回路 9 は上記と同様にして可変遅延回路 7 の遅延量の制御を行う。

【0052】図7は図5の固定遅延回路10の構成例を 示す図である。図において、固定遅延回路10はNAN 50 Dゲート10a~10cから構成されている。尚、固定

遅延回路 1 1 は固定遅延回路 1 0 と同様の構成となっている。

【0053】固定遅延回路 10を構成するNANDゲート $10a\sim10c$ に、上述した可変遅延回路 6のNAND Dゲート $68\sim90$ と同一のNAND ゲートを用いることで、可変遅延回路 6の最小遅延 2dを提供する。

【0054】図1において、ローカルクロック 分配回路 5-mは上記のローカルクロック 生成回路 4-mで生成され、出力CLKoに出力されるローカルクロック 信号を回路ブロック内に分配する。

【0055】図8は図1のローカルクロック 分配回路 5 一mの構成例を示す図である。図において、ローカルクロック分配回路 5 一mは遅延同期ループ回路 1 2 とクロックツリー 1 3 とから構成され、遅延同期ループ回路 1 2 の出力をクロックツリー 1 3 の出力を遅延同期ループ回路 1 2 の入力に接続することによって、ループを形成している。

【0056】遅延同期ループ回路12は可変遅延回路12aと、位相比較回路12bと、制御回路12cとから構成されており、クロックツリー13は複数のクロックバッファ13a~13mから構成されている。

【0057】位相比較回路 12 b は入力 C L K から入力 されるローカルクロック 生成回路 4 - mの出力クロック 信号とクロックツリー 13の末端のクロック 信号との位相を比較し、その結果を制御回路 12 c に出力する。制御回路 12 c は位相比較回路 12 b の出力を基に、入力 C L K から入力される クロック 信号とクロックツリー 13の末端のクロック 信号との位相差を 0 にするように 可変遅延回路 12 a の遅延量を調整する。

【0058】クロックツリー13は回路ブロック内の近 傍領域のみにクロック信号を分配すればよいので、LS I全体にクロックツリーでクロック分配を行う時とは異 なり、クロックツリー末端間のスキューを十分小さくし てクロックを分配できることが期待できる。

【0059】各ローカルクロック 分配回路 5 - mを構成 するクロックツリー 13の規模に差がなく、その遅延差 が許容できる範囲内になる場合には遅延同期ループ回路 12を省略することもできる。

【0060】ローカルクロック 生成回路 4 - mのグローバルクロック 分配回路 5 - mへの接続位置は任意である。図1においてはクロックバッファ 対3 - mの入力側に接続しているが、クロックバッファ 対3 - mの間隔が十分小さく、グローバルクロック 配線100上の位置による遅延差が無視できる場合にはクロックバッファ 対3 - m間の配線でもよい。

【0061】また、ローカルクロック 分配回路 5 - mの数も任意である。したがって 1組のローカルクロック 生成回路及びローカルクロック 分配回路がローカルクロック信号を分配する範囲を十分に小さくすることができ

【0062】さらに、クロック信号C1, C2の位相差を検出し、動的にクロック生成を行うので、回路ブロック間のデバイスばらつきや温度変動、及び電源電圧変動

等を補償することができる。

【0063】グローバルクロック 分配回路 2を構成する クロックバッファ 対3 - mのレイアウト 間隔は任意であ るが、全てのクロックバッファ 対3 - mのレイアウト 間隔を同一とすることで、全てのグローバルクロック 配線 10 100 の配線抵抗や配線容量を同一とし、全てのクロックバッファ 対3 - m間の遅延を同一とするならば、クロックバッファ 対3 - m間のデバイスばらつきや温度変動、及び電源電圧変動等 をも補償することができる。

【0064】すなわち、図2において、各2ロックバッファ対3-m間の遅延を2ア 2 = 1 = 2 = 1 = 2 = 1

【0066】したがって、デバイスばらつきや温度変動、及び電源電圧変動等の影響で、あるクロックバッファ対の特性にずれが生じても、それを補償して、各ローカルクロック 生成回路 4-mは同位相のローカルクロック信号を生成することが可能となる。また、これは意図的にクロックバッファ 対3-m間で異なる大きさのクロックバッファ や異なる電源電圧が使用可能なことを意味し、同様に各ローカルクロック 生成回路 4-mは同位相のローカルクロック 信号を生成することが可能となる。

ック生成回路 4-mの接続位置によらず一定である。

【0067】以上の説明で明らかのように、本発明によってデバイスばらつきや温度変動、及び電源電圧変動等の影響を補償することが可能である。また、グローバルクロック分配回路5-mは複数のクロックバッファ対3-m間の配線が十分短いので、配線間カップリングやノイズの影響を受けにくく、かつ高速なクロック分配を可能にする。これによって、LSI全体に低スキューでかつ高速なクロック信号を分配することが可能となる。

50 【0068】図9は図4の位相比較回路8の構成例を示

す図である。図において、位相比較回路 8 は 2 つの 分周 回路 1 4, 15 と、2 つの D フリップフロップ 16, 17 とから構成されている。入力 C L K に入力されるクロック信号は分周回路 1 4を通してフリップフロップ 16 のD 入力とフリップフロップ 17 のクロック 入力に夫々入力され、入力 R E F に入力されるクロック 信号は分周 回路 15を通してフリップフロップ 17 のD 入力とフリップフロップ 16 のクロック 入力に夫々入力 される。分周回路 14, 15 はD フリップフロップ 14 a, 15 a の否定出力を入力にフィードバックすることで、入力信号を 2 分周 する。

【0069】図10は図4の位相比較回路8の動作を示すタイミングチャートである。これら図9及び図10を参照して位相比較回路8の動作について説明する。入力REFから入力されるクロック信号は分周回路15によって2分周される。同様に、入力CLKから入力されるクロック信号は分周回路14によって2分周される。

【0070】分周回路14の出力すなわち入力CLKから入力されるクロック信号を2分周した信号をCLK2、分周回路15の出力すなわち入力REFから入力されるクロック信号を2分周した信号をREF2とすると、CLK2はDフリップフロップ16によってREF2の立上りのタイミングでラッチされ、出力INCから出力される。

【0071】また、REF2はDフリップフロップ 17によってCLK2の立上りのタイミングでラッチされ、出力DECから出力される。すなわち、入力CLKから入力されるクロック信号よりも入力REFから入力されるクロック信号の位相が進んでいれば、出力 INCが "0"、出力DECが "1"となる。逆に、入力 REFから入力されるクロック信号よりも入力CLKから入力されるクロック信号の位相が進んでいれば、出力 INCが "1"、DECが "0"となる。

【0072】図4に示したローカルクロック 発生回路 4 ー mにおいて、入力 C L K e から入力されかつ 2 つの可変遅延回路 6,7を通過したクロック信号を位相比較回路 8 の入力 C L K 1 を入力 R E F に接続するとともに、制御回路 9 が位相比較回路 8 の出力 I N C の出力が"1"であれば可変遅延回路 6,7の遅延を増加させ、位相比較回路 8 の出力 D E C の出力が"1"であれば可変遅延回路 6,7の遅延を対かさせることによって、ローカルクロック 生成回路 4 ー m は上述した所望の動作を実現する。

【0073】位相比較回路8の分周回路14,15は検出可能な位相差の最大値を増加させる。すなわち、入力 CLKから入力されるクロック信号及び入力 REF から 入力されるクロック信号を2分周することによって、入力 CLK と入力 REF とから入力されるクロック信号の検出可能な最大の位相差はそのサイクル時間をTc とすると、Tc/2 から Tc に増加する。

14

【0074】さらに分周し、例えばn分周すると、検出可能な最大位相差は(Tc/2)・nとなる。すなわち、分周数を増加させれば検出可能な最大位相差が増加するため、グローバルクロック分配回路 5-mからローカルクロック生成回路 4-mに入力する 2つのクロック信号の位相差に制限はない。これは、グローバルクロック分配回路 2の入力端 2 a, 2 b から出力端 2 c, 2 d までの遅延時間の最大値に制限がないことを意味する。

【0075】したがって、グローバルクロック 分配回路 10 5-mにクロックバッファ 対3-mを適切な間隔で挿入 することができるため、カップリング やノイズ等の影響 を削減することができる。また、グローバルクロック 分配回路 2の形状の自由度も向上し、例えばLSI上の他 回路のレイアウト 状況等に合わせて 所望の形状に変形させることも 容易になる。

【0076】分周回路14,15によって入力CLKと入力REFとから入力されるクロック信号を分周する代わりに、入力CLKと入力REFとから入力されるクロック信号のパルスを選択するパルス選択回路を入力CLK及び入力REFに接続し、入力CLKと入力REFとで対応するパルスのみを通過させるようにしても同様に検出可能な最大位相差を増加させることができる。

【0077】図11は図1のローカルクロック 分配回路 5-mの他の構成例を示す図である。図において、ローカルクロック分配回路 5-mは遅延同期ループ回路 18 とクロックツリー 13 とから構成され、遅延同期ループ回路 18 の出力をクロックツリー 13 の入力に、クロックツリー 13 の出力を遅延同期ループ回路 18 の入力に接続することによって、ループを形成している。

2 【0078】このローカルクロック 分配回路 5-mの他の構成例では遅延同期ループ回路18において、図8に示す遅延同期ループ回路12の出力に分周回路18dを接続した以外は図8に示す遅延同期ループ回路12の構成と同様である。

【0079】分周回路18dは入力CLKに入力されかつ可変遅延回路18aで遅延されたグローバルクロック信号を分周し、ローカルクロック信号としてクロックツリー13に出力する。この分周回路18dによってグローバルクロック分配回路2で分配されるグローバルクロック信号の周波数よりも低い周波数のクロック信号を、グローバルクロック信号と同位相で分配することができる。

【0080】図12は図1のローカルクロック 分配回路 5-mの別の構成例を示す図である。図において、ローカルクロック 分配回路 5-mは位相同期ループ回路19 とクロックツリー13とから構成され、位相同期ループ回路19の出力をクロックツリー13の入力に、クロックツリー13の出力を位相同期ループ回路19の入力に接続することによって、ループを形成している。

50 【0081】このローカルクロック 分配回路 5 - mの他

の構成例では位相同期ループ回路19において、図8に示す遅延同期ループ回路12の代わりに、位相同期ループ回路19を使用している。位相同期ループ回路19は可変発振回路19aと、位相比較回路19bと、ループフィルタ19cと、分周回路19dとから構成されている。

【0082】可変発振回路19aはループフィルタ19 cによってフィルタリングされた位相比較回路19bの出力によってその発振周波数が決定され、その出力はクロックツリー13を通じて回路ブロック内に分配される。分周回路19dはクロックツリー13の末端のクロック信号を分周して位相比較回路19bに入力する。

【0083】位相比較回路 19 b は入力 C L K から入力 されるクロック 信号とクロックツリー 13 からフィード バック されかつ分周回路 19 d で分周 されたクロック 信号との位相を比較 し、その比較結果をループフィルタ 19 c を通して可変発振回路 19 a に出力し、その発振周 波数を制御する。これによって、入力 C L K から入力 されるクロック 信号とクロックツリー 13 からフィードバックされかつ分周回路 19 d によって分周されたクロック信号との位相及び周波数を一致させている。

【0084】分周回路19dでクロックツリー13からのフィードバック信号を分周することによって、入力CLKから入力されるグローバルクロック信号と同位相でかつ周波数の高いローカルクロック信号を回路ブロック内に分配することができる。したがって、グローバルクロック信号は周波数を低くすることができるので、グローバルクロック信号の分配に消費される電力が削減可能となる。

【0085】図13は図1のグローバルクロック 生成回路1の構成例を示す図である。図において、グローバルクロック生成回路1は位相同期ループ回路20と、セレクタ25と、AND(論理積)ゲート26とから構成されており、位相同期ループ回路20は可変発振回路21と、位相比較回路22と、ループフィルタ23と、分周回路24とから構成されている。

【0086】このグローバルクロック 生成回路 1 においては位相同期ループ回路 20によって入力 CLKに入力される LSI外部からの基準クロック信号を逓倍し、その逓倍したクロック信号をAND ゲート 26を通して出力 OUT からグローバルクロック 分配回路 2 に出力している。

【0087】ANDゲート26は入力ENAによって、位相同期ループ回路20がロックするまでは、その出力がOUTに出力されるのを防ぐことで、各ローカルクロック生成回路4-mやローカルクロック分配回路5-mの誤動作を防止する。セレクタ25は初期状態では可変発振回路21の出力を分周回路24にフィードバックしている。

【0088】 位相同期 ループ回路 20 がロック し、グロ 50 てローカルクロック 生成・分配回路 51~58の設計を

16

ーバルクロック 分配回路 2 への出力が開始されると、セレクタ 2 5 は入力 R E F に入力される近傍のローカルクロック生成回路 4 ー mの出力を分周回路 2 4 にフィードバックすることによって、外部クロック信号とL S I 内部に分配されるクロック信号との位相合わせを可能にしている。

【0089】上記のように本発明では、グローバルクロック分配回路 2によってグローバルクロック 信号を各回路ブロックに分配し、各回路ブロックはローカルクロック ク生成回路 4 - mでローカルクロック 信号を生成し、ローカルクロック 分配回路 5 - mで回路ブロック内にローカルクロック 信号を分配する。これは、各回路ブロックでローカルクロック 生成・分配回路の設計レイアウトを他の回路ブロックに依存せずに独立して行えることを意味し、設計レイアウトコストを削減することが可能となる。

【0090】また、各回路ブロック単位で周波数制御やクロック停止等のクロック制御を容易に行うことができる。さらに、位相同期ループ回路あるいは遅延同期ループ回路で動的に位相合わせを行うので、各回路ブロックで異なる周波数のクロック信号を選択することができ、また各同路ブロック毎に電源電圧が異なっていてもよい

【0091】図14は本発明を適用したLSIの構成例を示す図である。図において、LSI40は回路プロック41~48で構成され、回路ブロック41はクロック周波数がf1、電源電圧がV1となっており、回路ブロック42はクロック周波数がf2、電源電圧がV2となっており、回路ブロック43はクロック周波数がf3、g2 電源電圧がg303の電源電圧がg32なっており、回路ブロック44はクロック周波数がg43、電源電圧がg43となっており、回路ブロック44はクロック周波数がg43、電源電圧がg44となっている。

【0092】また、回路ブロック 45 はクロック 周波数 が f5、電源電圧 が V5 となっており、回路ブロック 46 はクロック 周波数 が f6、電源電圧 が V6 となっており、回路 ブロック 47 はクロック 周波数 が f7、電源電圧が V7 となっており、回路ブロック 48 はクロック 周波数 が f8、電源電圧 が V8 となっている。

【0093】各回路ブロック $41\sim48$ にはローカルクロック生成・分配回路 $51\sim58$ が設けられており、ローカルクロック生成・分配回路 $51\sim58$ によって各回路ブロック $41\sim48$ で適切なクロック周波数及び電源電圧が選択される。

【0094】一般に、LSI回路の消費電力Pはクロック周波数をf、電源電圧をV、付加容量をCとした時、 $P=1/2 \cdot f \cdot C \cdot V \cdot V$ で表される。すなわち、その回路ブロック $41 \sim 48$ に適切なクロック 周波数及び電源電圧を選択することは消費電力を削減する効果がある。

【0095】また、各回路ブロック41~48で独立してローカルクロック生成・分配回路51~58の設計を

行えることから、図14に示すように、他回路ブロックのローカルクロック生成・分配回路やグローバルクロック生成・分配回路の再設計を行うことなく、回路ブロック43と回路ブロック49との入替えや回路ブロック41~48の再設計を行うことができる。

【0096】これは回路ブロック $41\sim48$ のモジュール化やライブラリ化を容易にし、回路ブロック $41\sim48$ の再利用性を向上させ、特に多様な機能を1チップに集積するシステムLSIの設計コストの削減が可能となる

【0097】このように、互いに逆方向かつ2重にグローバルクロック分配回路2を設置してグローバルクロック信号を分配し、LSIを構成する複数の回路ブロック $41\sim48$ 毎に独立にローカルクロック信号を生成・分配することによって、デバイスばらつきや温度変動、及び電源電圧変動等による影響を補償し、LSI全体に低スキューでクロック信号を分配することができる。

【0098】また、グローバルクロック 分配回路 2 に複数のクロックバッファ 30-m, 31-mを挿入し、各クロックバッファ 30-m, 31-m間の配線を十分短くすることで、配線間カップリングやノイズの影響が受けにくくなり、高速なクロック信号の分配が可能となる。

【0099】さらに、グローバルクロック 分配回路 2に接続するローカルクロック 生成回路 4 - mの数及び位置が任意であるため、設計レイアウトでの自由度を高くすることができ、クロック 分配回路 2の設計 レイアウトコストを減少させることができる。

【0100】さらにまた、LSIを構成する各回路ブロック41~48でローカルクロック生成・分配回路51~58を、他の回路ブロックに非依存でかつ独立して設計レイアウトすることができるので、回路ブロック41~48のモジュール化やライブラリ化が容易となり、再利用性が向上するとともに、システムLSIの設計コストを削減することができる。また、回路ブロック41~48単位で周波数変更やクロック停止等のクロック制御を容易に行うことができる。

【0101】この場合、LSIを構成する各回路ブロック41~48で異なったクロック周波数及び電源電圧を容易に選択することができるので、各回路ブロック41~48年に適切なクロック周波数及び電源電圧を選択することによって、消費電力を削減することができる。

[0102]

【発明の効果】以上説明したように本発明によれば、外部から入力される基準クロック信号に基づいてグローバルクロック信号を生成するグローバルクロック生成手段と、グローバルクロック生成手段で生成されたグローバルクロック信号を大規模集積回路内に分配しかつ互いに逆方向となるように大規模集積回路内に二重ループ状に配置されたグローバルクロック分配手段と、グローバル

クロック分配手段によって分配される 2 つのグローバルクロック信号各々の位相の中間位相を基準にローカルクロック信号を生成するローカルクロック 生成手段と、ローカルクロック 生成手段で生成 されたローカルクロック信号を自手段の近傍領域に分配するローカルクロック 分配手段とを備えることによって、LSI上に低スキューでかつ高速なクロックを分配することができるという 効果がある。

18

【図面の簡単な説明】

10 【図1】本発明の一実施例によるクロック信号分配回路 の構成を示すブロック 図である。

【図2】図1のグローバルクロック 分配回路の動作を示す図である。

【図3】図1のグローバルクロック 分配回路の動作を示すタイミング チャートである。

【図4】図1のローカルクロック 生成回路の構成例を示すブロック 図である。

【図5】図1のローカルクロック 生成回路の他の構成例を示すブロック 図である。

20 【図6】図4の可変遅延回路の構成例を示す図である。

【図7】図5の固定遅延回路の構成例を示す図である。

【図8】図1のローカルクロック 分配回路の構成例を示す図である。

【図9】図4の位相比較回路の構成例を示す図である。

【図10】図4の位相比較回路の動作を示すタイミング チャートである。

【図11】図1のローカルクロック 分配回路の他の構成例を示す図である。

【図12】図1のローカルクロック 分配回路の別の構成 30 例を示す図である。

【図13】図1のグローバルクロック 生成回路の構成例 を示す図である。

【図14】本発明を適用したLSIの構成例を示す図である。

【図15】従来例のクロック分配回路の構成例を示すブロック図である。

【図16】従来例のクロック分配回路を他の構成例を示すブロック 図である。

【符号の説明】

40 1 グローバルクロック 生成同路

2 グローバルクロック 分配回路

2 a, 2 b 入力端

2 c, 2 d 出力端

 $3-1\sim 3-(1+1)$ クロックバッファ 対

4 - (i + 1), 4 - (i + 2), 4 - j, 4 - (k +

1), 4-(1+1) ローカルクロック 生成回路

5-(i+1), 5-(i+2), 5-j, 5-(k+1), 5-(1+1) ローカルクロック 分配回路

6, 7, 12 a, 18 a 可変遅延回路

50 8, 12b, 18b, 19b, 22 位相比較回路

9, 12 c, 18 c 制御回路

10,11 固定遅延回路

 $10a\sim10c$, $68\sim90$ NAND f-h

12,18 遅延同期ループ回路

13 クロックツリー

 $1\ 3\ a \sim 1\ 3\ m,\ 3\ 0 - 1 \sim 3\ 0 -\ (1+1)\ ,\ 3\ 1 -$

 $1 \sim 31 - (1 + 1)$ 0 = 0 = 0

14, 15, 18d, 19d, 24 分周回路

14a, 15a, 16, 17 Dフリップフロップ

19a,21 可変発振回路

19 c, 23 ループフィルタ

20 位相同期 ループ回路

25 セレクタ

26 ANDゲート


40 LSI


41~49 回路ブロック


51~58 ローカルクロック 生成・分配回路

61~67 インバータ


【図2】 【図7】









【図4】





【図5】





【図6】














【図16】

